IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Takashi MIIDA

) Examiner:

Serial No.: 10/074,227

) Art Unit:

Filed: February 14, 2002

)

For:

VARIABLE GAIN AMPLIFIER, SOLID-STATE

IMAGING DEVICE AND OPTICAL SIGNAL

READING METHOD

CLAIM TO PRIORITY UNDER 35 USC 119

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

The benefit of the filing date of Japanese Application No. 2001-041394 filed February 19, 2001 and of Japanese Application No. 2002-034496 filed February 12, 2002, under the International (Paris) Convention for the Protection of Industrial Property (Stockholm Act, July 14, 1967), is hereby requested and the right of priority provided in 35 USC 119 is here claimed.

In support of this claim to priority certified copies of said original foreign applications are submitted herewith.

Respectfully submitted

Reg. No. 25,814

Dated: June 5, 2002

LORUSSO & LOUD 3137 Mount Vernon Avenue Alexandria, VA 22305

(703) 739-9393

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 2月19日

出 願 番 号 Application Number:

特願2001-041394

[ST.10/C]:

[JP2001-041394]

出願人
Applicant(s):
O/A

イノテック株式会社

2002年 4月 2日

特許庁長官 Commissioner, Japan Patent Office 及川耕



特2001-041394

【書類名】

特許願

【整理番号】

ITC-44

【提出日】

平成13年 2月19日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/14

H04N 5/335

【発明者】

【住所又は居所】

神奈川県横浜市港北区新横浜3丁目17番6号 イノテ

ック株式会社内

【氏名】

三井田 ▲高▼

【特許出願人】

【識別番号】

593102345

【氏名又は名称】

イノテック株式会社

【代理人】

【識別番号】

100091672

【弁理士】

【氏名又は名称】

岡本 啓三

【電話番号】:

03-3663-2663

【手数料の表示】

【予納台帳番号】

013701

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0005447

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 可変利得アンプ、光電変換装置及び光信号読み出し方法 【特許請求の範囲】

【請求項1】 第1の信号電圧と第2の信号電圧とを逐次入力することにより、前記第1の信号電圧及び前記第2の信号電圧を電荷に変換して、前記第1の信号電圧と前記第2の信号電圧との差信号を生成し、かつ該差信号の大きさが基準値よりも小さいときに前記差信号の大きさが前記基準値よりも大きくなるような利得で前記差信号を増幅して出力することを特徴とする可変利得アンプ。

【請求項2】 前記可変利得アンプは、

基準電圧が入力される正入力端子、前記電気信号及び前記オフセット電圧が入力される負入力端子及び出力端子を有する演算増幅器と、

前記光電変換素子と前記演算増幅器の負入力端子との間に直列接続された第1 のスイッチ素子、第2のスイッチ素子及び入力容量素子と、

前記第2のスイッチ素子及び前記入力容量素子に並列接続された第3のスイッチ素子と、

前記演算増幅器の負入力端子と出力端子との間に設けられた、容量値可変の帰 還容量と、

前記演算増幅器の負入力端子と出力端子との間を短絡し、或いは開放する第4 のスイッチ素子と、

前記演算増幅器から出力される前記差信号を前記基準値と比較する比較回路と

前記差信号の大きさが前記基準値よりも小さいときに前記差信号の大きさが前記基準値よりも大きくなるような利得で前記差信号を増幅するように前記帰還容量の容量値を選択する信号を出力する制御回路とを有してなることを特徴とする請求項1記載の可変利得アンプ。

【請求項3】 前記帰還容量は、複数の容量素子からなり、1以上のスイッチ素子により前記複数の容量素子のうちから前記帰還容量の容量値の設定に必要な容量素子を選択可能としたことを特徴とする請求項2記載の可変利得アンプ。

【請求項4】 光信号を電気信号に変換し、出力する、行と列に配列された

複数の光電変換素子と、

前記電気信号と、前記光電変換素子を初期化したときの前記光電変換素子に固有の第1のオフセット電圧とを逐次入力することにより、前記電気信号及び前記第1のオフセット電圧を電荷に変換して、前記電気信号と前記第1のオフセット電圧との差信号を生成し、かつ該差信号の大きさが基準値よりも小さいときに前記差信号の大きさが前記基準値よりも大きくなるような利得で前記差信号を増幅して出力する、前記列毎に設けられた可変利得アンプと、

前記可変利得アンプの出力側に繋がって前記差信号を記憶する記憶素子とを有 してなることを特徴とする光電変換装置。

【請求項5】 前記記憶素子の出力と繋がって、前記差信号をデジタル信号 に変換するアナログ/デジタル変換回路とを有してなることを特徴とする請求項 4記載の光電変換装置。

【請求項6】 前記可変利得アンプは、

基準電圧が入力される正入力端子、前記電気信号及び前記オフセット電圧が入力される負入力端子及び出力端子を有する演算増幅器と、

前記光電変換素子と前記演算増幅器の負入力端子との間に直列接続された第1 のスイッチ素子、第2のスイッチ素子及び入力容量素子と、

前記第2のスイッチ素子及び前記入力容量素子に並列接続された第3のスイッチ素子と、

前記演算増幅器の負入力端子と出力端子との間に設けられた容量値可変の帰還 容量と、

前記演算増幅器の負入力端子と出力端子との間を短絡し、或いは開放する第4 のスイッチ素子と、

前記演算増幅器から出力される前記差信号を前記基準値と比較する比較回路と

前記差信号の大きさが前記基準値よりも小さいときに前記差信号の大きさが前記基準値よりも大きくなるような利得で前記差信号を増幅するように前記帰還容量の容量値を選択する信号を出力する制御回路とを有してなることを特徴とする請求項4又は5記載の光電変換装置。

【請求項7】 前記帰還容量は複数の容量素子からなり、1以上のスイッチ素子により前記複数の容量素子のうちから前記帰還容量の容量値の設定に必要な容量素子を選択可能としたことを特徴とする請求項6記載の光電変換装置。

【請求項8】 光電変換素子に光信号を照射し、該光信号を電気信号に変換 し、

前記電気信号を電荷に変換して蓄積し、

前記光電変換素子を初期化したときの前記光電変換素子に固有の第1のオフセット電圧を出力し、

前記第1のオフセット電圧を電荷に変換し、

前記電荷に変換して蓄積された電気信号と前記電荷に変換された第1のオフセット電圧との差信号を生成し、

前記差信号の大きさを読み取り、基準値と比較し、

前記差信号が前記基準値よりも小さいときに前記差信号の大きさが前記基準値よりも大きくなるような利得で前記差信号を増幅し、

前記差信号をデジタル信号に変換することを特徴とする光信号読み出し方法。

【請求項9】 前記光信号読み出し方法は、さらに、行と列に配列された前記光電変換素子について、前記列毎に前記デジタル化した差信号を取得することを特徴とする請求項8記載の光信号読み出し方法。

【請求項10】 前記光信号読み出し方法は、さらに、前記列毎の差信号は前記列毎に設けられた可変利得アンプにより生成され、

前記光信号が照射されていないときの光電変換素子の固有のオフセット電圧と前 記可変利得アンプに固有のオフセット電圧とを含む第2のオフセット電圧を前記 列毎に出力してデジタル化し、

前記デジタル化した第2のオフセット電圧のうち、任意に一つの列を選択し、 該選択した列の前記デジタル化した第2のオフセット電圧を基準とし、

前記選択した列以外の列毎に、前記デジタル化した第2のオフセット電圧から 前記基準のデジタル化した第2のオフセット電圧を差し引いて、その差を各列の 第3のオフセット電圧とし、

前記選択した列以外の列毎に、前記デジタル化した差信号から前記第3のオフ

セット電圧を除くことを特徴とする請求項9記載の光信号読み出し方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、可変利得アンプ、光電変換装置及び光信号読み出し方法に関し、より詳しくは、ビデオカメラ、電子カメラ、画像入力カメラ、スキャナ又はファクシミリ等に用いられる、光信号をデジタル信号に変換して出力する可変利得アンプ、光電変換装置及び光信号読み出し方法に関する。

[0002]

【従来の技術】

CCD型イメージセンサやMOS型イメージセンサなどの半導体イメージセンサは量産性に優れているため、パターンの微細化技術の進展に伴い、多くの画像入力デバイス装置に適用されている。

特に、近年、CCD型イメージセンサと比べて、消費電力が小さく、かつセンサ素子と周辺回路素子とを同じCMOS技術によって作成できるという利点を有することから、閾値変調型MOS型イメージセンサが注目されている。

[0003]

このような世の中の動向に鑑み、本願発明者らはMOS型イメージセンサの改良を行い、キャリアポケット(高濃度埋込層)を有するセンサ素子を提案した(特許登録番号2935492号)。

ところで、閾値変調型イメージセンサには積分方式コラム型アナログデジタル変換器(以下、コラム型ADCと称する。)が搭載されるようになっている。そのコラム型ADCにおいては、コンパレータによりアナログ信号である光電気信号を所定の勾配を有する比較ランプ電圧と比較し、パルスカウンタにより光電気信号の大きさに対応するパルス計数値に変換する。

[0004]

その場合、アナログ信号が小さいときには比較ランプ電圧の勾配も小さくして ダイナミックレンジを確保している。

[0005]

【発明が解決しようとする課題】

しかし、小さいアナログ信号に対応して比較ランプ電圧の勾配を小さくすると、ランプ信号の線形性やコンパレータの比較精度により、及び光電変換素子80等に生じるオフセット電圧の影響により、SN比が制限される。

光電気信号からオフセット電圧を除いて光信号成分のみを読み出す方法としては、米国特許4,819,070から転記した図6に示すように、光電変換素子24からの信号とオフセット電圧との差電圧を容量素子C0に蓄積し、クランプする方式が提案されている。

[0006]

しかし、この方式では、回路全体をオンチップ化した場合、容量素子COの周りの寄生容量が増えるため、利得減少や利得のばらつきが生じると考えられる。 従って、将来、更なる性能の向上が要望されるようになると、この方式では実用 上問題になると考えられる。

本発明は、上記従来技術の問題点に鑑みて創作されたものであり、光電気信号をデジタル化するに際し、ダイナミックレンジの向上を図りつつ、SN比の向上を図ることができる可変利得アンプ、光電変換装置及び光信号読み出し方法を提供するものである。

[0007]

【課題を解決するための手段】

上記課題を解決するため、本発明の可変利得アンプは、図1に示すように、第1 の信号電圧と、第2の信号電圧とを逐次入力することにより、電気信号及び第1 のオフセット電圧を電荷に変換して、電気信号と第1のオフセット電圧との差信号を生成し、かつ差信号が基準値、例えば適度なデジタル符号化範囲の下限値よりも小さいときに差信号の大きさが基準値よりも大きくなるような利得で差信号を増幅して出力することを特徴としている。

[0008]

可変利得アンプ105aは、所謂チョッパ型スイッチトキャパシタ型積分回路からなる。チョッパ型スイッチトキャパシタ型積分回路は、例えば、図1に示すように、基準電圧Vrefが印加される正入力端子(+)、負入力端子(-)及び

出力端子を有する演算増幅器31と、光電変換素子101と演算増幅器31の負入力端子(一)の間に直列接続された第1のスイッチ素子SW1、第2のスイッチ素子SW2及び入力容量素子Ci(C1)と、第2のスイッチ素子SW2及び入力容量素子Ci(C1)と、第2のスイッチ素子SW2及び入力容量素子C1に並列接続された第3のスイッチ素子SW3と、演算増幅器31の負入力端子(一)と出力端子との間に設けられた複数の容量素子からなる帰還容量Cf(C2、C3・・等)と、演算増幅器31の負入力端子(一)と出力端子との間を短絡し、或いは開放する第4のスイッチ素子SW4とを有してなる

[0009]

演算増幅器31の増幅利得の調整は、演算増幅器31から出力される差信号を 基準値と比較する比較回路32と、差信号の大きさが基準値よりも小さいときに 差信号の大きさが基準値よりも大きくなるような利得で差信号を増幅するように 帰還容量の容量値を選択する信号を出力する制御回路33とにより以下のように 行なうことができる。

[0010]

即ち、帰還容量Cfを構成するC2、C3・・等の容量素子は、各容量素子の演算増幅器31の入出力間への接続及び非接続を制御するスイッチ素子(SW5、SW6・・等)に接続されているので、スイッチ素子(SW5、SW6・・等)を選択的にオン、オフして適当な容量素子を選択して演算増幅器31の入出力間に接続することができる。これにより、帰還容量Cfの容量値を加減して、帰還容量Cfに対する入力容量素子Ciの比(Ci/Cf)を調整する。

[0011]

また、光電変換装置は、行と列に配列された光電変換素子と、列毎に設けられ、列毎の光電変換素子の出力と接続する上記の可変利得アンプと、可変利得アンプの出力側に繋がって差信号を記憶する記憶素子とを有している。この場合、可変利得アンプに入力する第1の信号電圧として光信号の照射により得られた電気信号を用い、また、第2の信号電圧として光電変換素子を初期化したときの第1のオフセット電圧を用いる。

[0012]

さらに、記憶素子の出力と繋がって、差信号をデジタル信号に変換するアナログ/デジタル変換回路を有している。

また、光信号読み出し方法によれば、電気信号を電荷に変換して蓄積し、光電変換素子101に固有の第1のオフセット電圧を出力し、電荷に変換するとともに、蓄積された電気信号と電荷に変換された第1のオフセット電圧との差信号を生成し、差信号の大きさを読み取り、基準値と比較し、差信号が基準値よりも小さいときに差信号の大きさが基準値よりも大きくなるような利得で差信号を増幅することを特徴としている。

[0013]

このように、本発明によれば、アナログ電気信号の振幅が適度なデジタル符号 化範囲(基準値)よりも小さいときでも、アナログ電気信号を増幅してデジタル 符号化範囲に適合させることができる。

これにより、アナログ電気信号のデジタル化に際して、ダイナミックレンジを確保し、かつSN比を向上させることができる。

[0014]

ところで、光信号が照射されないときの光電変換素子の固有のオフセット電圧 及び差信号を生成する可変利得アンプがもつ固有のオフセット電圧も列毎にばら つくと考えられる。本発明によれば、光信号が入らないときの光電変換素子の固 有のオフセット電圧及び可変利得アンプに固有のオフセット電圧とを含む第2の オフセット電圧を列毎に取得してデジタル化し、任意の一つの列のデジタル化し た第2のオフセット電圧をもとに、それからのばらつきを各列の第3のオフセット 電圧とし、列毎にデジタル化した差信号から第3のオフセット電圧を除いてい る。

[0015]

このようにして得られた差信号は、光電変換素子及び可変利得アンプに固有のオフセット電圧を含まず、真に光信号に対応する信号となる。このため、より一層ダイナミックレンジの拡大を図り、かつSN比の向上を図ることができる。

[0016]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しながら説明する。

(第1の実施の形態)

図1を参照して、この発明の第1の実施の形態である可変利得アンプ105aの詳細な構成について説明する。この可変利得アンプ105aは2つの信号についての差信号を生成することができる増幅回路であり、特に差信号の大きさに応じて増幅率を変化させることができるという特徴を有する。

[0017]

図1に示すように、可変利得アンプ105aには、正入力端子(+)、負入力端子(-)及び出力端子を有する演算増幅器31が備えられている。正入力端子(+)には基準電圧(Vref)が入力され、負入力端子(-)には第1の信号電圧Vt及び第2の信号電圧Vnが入力される。出力端子からは、第2の信号電圧Vnを第1の信号電圧Vtから除いた差信号Vs(=Vt-Vn)が出力される。

[0018]

また、可変利得アンプ105aの入力端から演算増幅器31の負入力端子に至る経路に第1のスイッチ素子SW1と、第2のスイッチ素子SW2と、コンデンサC1からなる入力容量素子Ciとが直列接続されている。第2のスイッチ素子SW2及び入力容量素子Ciに並列に第3のスイッチ素子SW3が接続されている。演算増幅器31の負入力端子(-)と出力端子との間には、帰還容量Cfと、第4のスイッチ素子SW4とが並列接続されている。

[0019]

帰還容量Cfは複数のコンデンサC2、C3から構成されている。さらに、コンデンサC2、C3を任意に選択して帰還容量Cfの容量値を調整可能なように、各コンデンサC2、C3を演算増幅器31の負入力端子(一)と出力端子の間に接続し、或いは非接続とする第5及び第6のスイッチ素子SW5、SW6が設けられている。なお、帰還容量Cfが3つ以上のコンデンサから構成され、各コンデンサを演算増幅器31の負入力端子(一)と出力端子の間に接続し、或いは非接続とする3つ以上の対応するスイッチ素子を設けることも可能である。

[0020]

また、演算増幅器31の出力端子には比較器32が接続され、さらに比較器3

2の出力側に制御回路33が接続されている。比較器32は、演算増幅器31から出力された差信号の大きさを基準値と比較する。制御回路33は、差信号が基準値よりも小さい場合に、差信号の大きさを補償するような増幅利得を演算増幅器31に与えるため、第5及び第6のスイッチ素子SW5、SW6を選択し、かつそれらのオン/オフを制御する信号(Gsel1, Gsel2)を供給する。即ち、演算増幅器31の増幅利得の調整は、演算増幅器31の負入力端子(一)と出力端子との間に接続された帰還容量Cfに対する入力容量素子Ciの比(Ci/Cf)を調整することにより行なうことができる。帰還容量CfはコンデンサC2、C3・等の複数の容量素子から構成され、スイッチ素子(SW5、SW6・・等)をオン、オフして適当な容量素子を任意選択し、帰還容量Cfの容量値を加減することで増幅利得の調整を行なうことができる。

[0021]

なお、図面では、上記のスイッチ素子を模式的に記載しているが、実際には1 つ以上のトランジスタなどを用いて同じ機能を得ることができる。

(第2の実施の形態)

次に、図1の可変利得アンプ105aを適用したこの発明の第2の実施の形態である光電変換装置について説明する。

[0022]

図2は、この発明の第2の実施の形態である光電変換装置の回路構成図を示す。図2の信号出力回路105は差信号生成回路105aとコラム型アナログ/デジタル変換器(以下、コラム型ADCと称する。)105bとを備え、図1の可変利得アンプ105aを差信号生成回路として用いている。また、図3(a)、(b)は、コラム型アナログ/デジタル変換器(以下、コラム型ADCと称する。)105bの動作を示す図である。図4は図2の光電変換装置全体の動作について示すタイミングチャートである。

[0023]

図2に示すように、この光電変換装置は、2次元センサアレー100の構成を 採っており、単位画素(光電変換素子)101が行方向及び列方向にマトリクス 状に配列されている。画素101は、詳細を図示してはいないが、例えばこの出 願に係る出願人と同じ出願人に係る特許(特許登録番号2935492号)に記載されたものを用いるとすると、受光ダイオードと光信号検出用のMOSトランジスタを備えている。

[0024]

また、図示してはいないが、単位画素101を走査する信号を供給する、垂直 走査信号(VSCAN)の駆動走査回路及びドレイン電圧(VDD)の駆動走査 回路が配置されている。

垂直走査信号(VSCAN)の駆動走査回路から垂直走査信号供給線が行毎に一つずつでている。各垂直走査信号供給線は行方向に並ぶ全ての画素101内のMOSトランジスタのゲートに接続されている。

[0025]

また、ドレイン電圧供給線(VDD供給線)はドレイン電圧(VDD)の駆動 走査回路から行毎に一つずつでている。各ドレイン電圧供給線(VDD供給線) は、行方向に並ぶ全ての画素101内のMOSトランジスタのドレインに接続さ れている。

また、列毎に異なる垂直出力線20a,20bが設けられて、各垂直出力線20a,20bは列方向に並ぶ全ての画素101内のMOSトランジスタのソースにそれぞれ接続されている。

[0026]

さらに、MOSトランジスタのソース領域は垂直出力線20a,20bを通して信号出力回路105と接続している。そして、図2に示すように、ソース領域は上記の信号出力回路105内の列毎に設けられた差信号生成回路105aの入力に接続し、さらに差信号生成回路105aの出力はスイッチ素子SW7を通してコンデンサからなるラインメモリ(記憶素子)LMと接続している。また、図2に示すように、ラインメモリLMの出力はコラム型ADC105bに接続している。なお、図では省略しているが、実際には垂直出力線20a,20bの途中にはスイッチ素子等が設けられて信号の流れを制御している。

[0027]

垂直走査信号(VSCAN)により、行に並ぶ画素101のMOSトランジス

1 0

タを駆動して光の入射量に比例した、オフセット電圧(以下、第1のオフセット電圧と称する。) Vn成分を含まないデジタル化された映像信号 (Vout1、・・・Voutn) が行毎に信号出力回路105から読み出される。

図2に示すように、上記した差信号生成回路105 aにおいては、演算増幅器31の正入力端子(+)に基準電圧Vrefが入力され、負入力端子(-)に電気信号Vt及び第1のオフセット電圧Vnが入力される。演算増幅器31の出力端子からは、画素101を初期化したときに発生する第1のオフセット電圧Vnを電気信号Vtから除いた、純粋な光信号に対応する差信号Vs(=Vt-Vn)が出力される。

[0028]

出力された差信号Vsは、比較回路32によりデジタル符号化範囲の下限値(基準値)と比較される。差信号Vsの大きさが基準値よりも大きいときには、差信号Vsがそのまま出力される。また、差信号Vsの大きさが基準値よりも小さいときに、差信号Vsの大きさが基準値よりも大きくなるような利得で差信号Vsが増幅されるように、制御回路33からの信号Gsel1、Gsel2により帰還容量Cfの容量値を選択する。これにより、差信号Vsは増幅されて出力端子からVsampが出力される。

[0029]

さらに、演算増幅器 3.1 から出力された差信号 V s V V s V ampはラインメモリ V LMに記憶される。

さらに、ラインメモリLMの出力はコラム型ADC105bの入力に接続されている。コラム型ADC105bは、不図示のコンパレータにより、図3(a)、(b)に示すように、アナログ信号である差信号Vs又はVsampを所定の勾配を有する比較ランプ電圧VLと比較し、不図示のパルスカウンタにより差信号Vs又はVsampの大きさに対応するパルス計数値Nc又はNcaに変換する。なお、パルス計数値Ncaは、増幅利得を考慮した係数を乗じて実際の差信号Vsに対応するパルス計数値Nc に変換される。

[0030]

デジタル化された映像信号は、行毎の画素並びに対応して、コラム型ADCの

出力端子から出力される。

以上のように、この発明の実施の形態の光電変換装置によれば、一列あたり記憶素子LMは差信号Vsのみを記憶するものが少なくとも1つでよいことになり、回路構成の簡略化を図ることができる。

[0031]

また、差信号が基準値よりも小さいときに差信号の大きさが基準値よりも大き くなるような利得で差信号を増幅することができるので、アナログ電気信号の振 幅がデジタル符号化範囲の下限値(基準値)よりも小さいときでも、アナログ電 気信号を増幅してデジタル符号化範囲に適合させることができる。

次に、図1乃至図5を参照して、本発明の実施の形態に係る光信号の検出動作及び読み出し動作を説明する。この出願と同じ出願人に係る特許(特許登録番号2935492号)に記載のMOS型光電変換素子を用い、光信号検出用MOSトランジスタがnMOSの場合に適用する。

[0032]

図4は光信号の検出動作及び読み出し動作を説明するタイミングチャートである。

図5は差信号生成回路105aを動作させるためのタイミングチャートを示す。Vout1、・・・、Voutnは信号出力回路105から出力されるデジタル化された映像信号を示す。また、信号BEは演算増幅器32を動作させるためのスイッチをオン・オフさせる信号である。

[0033]

光信号の検出動作及び読み出し動作は、図4に示すように、蓄積期間 - 読出期間 - 掃出期間(初期化期間) - ブランキング期間からなる一連の過程を繰り返し行う。

まず、図4を参照し、光電変換素子101に着目して一連の動作を説明する。 都合上、蓄積期間から説明を始める。

[0034]

蓄積期間では、受光ダイオードに光照射を行って光発生正孔を発生させ、MOSトランジスタのチャネル領域下に蓄積する。これにより、MOSトランジスタ

の閾値電圧が変化するので、次の読出期間においてその閾値電圧の変化をソース電圧 V p s として出力させる。

読出期間では、MOSトランジスタを動作させて光発生正孔の蓄積量に比例した光信号としてソース電圧Vpsを出力し、入力容量素子Ciに記憶させる。このソース電圧Vpsは光信号より変換した電気信号Vtを構成し、光の強度に応じた真の信号成分Vsの他に第1のオフセット電圧成分Vnを含んでいる。

[0035]

初期化期間では、スイッチSW1をオフとし、MOSトランジスタのソース領域を通してゲート電極及びドレイン領域に高電圧を印加し、受光ダイオード及び光信号検出用MOSトランジスタから蓄積正孔を排出して画素101を初期化する。

ブランキング期間では、初期化された状態でのソース電圧 V p s を第1のオフセット電圧 V n として画素101から出力し、信号出力回路105に入力させて第1のオフセット電圧 V n を除去した差信号 V s (= V t - V n)を取り出す。

[0036]

ブランキング期間終了後に再び上記した蓄積期間に戻る。

次に、図5を参照し、図1の差信号生成回路105aに着目して、蓄積期間-読出期間-掃出期間(初期化期間)-ブランキング期間からなる一連の過程に対 応させながら、デジタル化された差信号Vsの生成動作について詳細に説明する

[0037]

蓄積期間では、信号SCM, CLMをいずれもHighレベル(以下、Hレベルと称する。)として、スイッチSW2, SW4をオン状態とし、かつ信号Load, RSMをいずれもLowレベル(以下、Lレベルと称する。)として、スイッチSW1, SW3をオフ状態とする。

蓄積期間の終了時の期間(入力容量初期化期間)に、信号Load, SCM, RSM, CLM, Gsel1, Gsel2をいずれもHレベルとして、スイッチSW1, SW2, SW3, SW4, SW5, SW6をオン状態とし、入力容量素子CiであるコンデンサC1, 帰還容量CfであるコンデンサC2、C3の電荷を初期化する

[0038]

その後、センサ信号読込み期間(読出期間)では、信号RSMをLレベルとして、スイッチSW3をオフ状態とする。他のスイッチSW1, SW2, SW4は前の状態のまま保持する。これにより、差信号生成回路105aの入力容量素子Ciに、それぞれ画素101からの電気信号Vtが供給される。但し、この信号Vtには、光信号成分Vsと、画素101に固有の第1のオフセット電圧成分Vnが含まれている。

[0039]

このとき、差信号生成回路 105aの入力容量素子Ciの両側の電位差はVt -Vrefとなる。そして、スイッチSW4がオン状態であるので、差信号生成回路 105aの演算増幅器 31の出力はVref となる。この場合、Vrefにさらに演算増幅器 31 固有のオフセット電圧(第2のオフセット電圧) ΔVn が加わるが、ここでは省略する。

[0040]

画素初期化期間(初期化期間)では、信号Load, SCMをLレベルとして、スイッチSW1, SW2をオフ状態とする。他のスイッチSW3, SW4は前の状態のまま保持される。この間に、信号PRをHレベルとして、光電変換素子に高い電圧を供給し、画素を初期化する。即ち、受光ダイオード及びMOSトランジスタ内の蓄積電荷を空にする。

[0041]

その後、ブランキング期間では、立ち上がり時の期間(信号線初期化期間)に、図示しないスイッチを介して垂直出力線20a、20bを接地電位とし、信号SCMをLレベルとして、スイッチSW2をオフ状態のまま保持するとともに、信号Load、RSMをHレベルとして、スイッチSW1、SW3をオンにして、差信号生成回路105a内の信号線に蓄積されている電荷を初期化する。但し、スイッチSW2はオフ状態であるので、差信号生成回路105aの入力容量素子Ciである容量素子C1の両側の電位差はVref -Vtに保たれている。

[0042]

信号線初期化期間の経過後、信号SCMをHレベルとして、スイッチSW2をオン状態にするとともに、信号RSM, CLMをLレベルとして、スイッチSW3, SW4をオフ状態にする。また、Gsel1をHレベルとして、SW5をオン状態にして容量素子C2を選択し、帰還容量Cfを入力容量素子Ciと等しくなるように設定する。ここでは、入力容量素子Ciの容量値と等しい容量値をC2とする。これにより、差信号生成回路105aの入力容量素子Ciの両側の電位差がVref-VtからVref-Vnに変化する。これに対応する電荷が帰還容量Cfにも蓄積され、演算増幅器31の出力はCi・(Vt-Vn)/Cf(=Vs)となる。

[0043]

次いで、差信号Vsとデジタル符号化範囲の下限値(基準値)と比較する。差信号Vsの大きさが基準値よりも大きいときには、SW7をオン状態として差信号Vsを記憶素子LMにそのまま出力する。一方、差信号Vsの大きさが基準値よりも小さいときには、SW7をオフ状態に保持し、制御回路33からの信号により、差信号Vsの大きさが基準値よりも大きくなるような利得で差信号Vsが増幅されるように、帰還容量Cfの容量値を選択する。ここでは、必要な増幅利得が得られる容量値をC3(<C2)とすると、Gsel1をLレベルとしてSW5をオフ状態にするとともに、Gsel2をHレベルとしてSW6をオン状態にし、帰還容量Cfとして容量素子C3を選択する。

[0044]

差信号生成回路 105a の入力容量素子Ci である容量素子C1 の両側の電位差がVref-Vt からVref-Vnに変化する。これに対応する電荷が帰還容量 Cf である容量素子C3 にも蓄積され、演算増幅器 31 の出力は $C1\cdot(Vt-Vn)$ / C3(=Vs amp) となる。この差信号Vs ampが記憶素子LMに記憶される。この場合、Vrefにさらに演算増幅器 31 固有の第 2 のオフセット電圧 ΔVn が加わるが、ここでは省略する。

[0045]

そして、記憶素子LMの差電圧を図2に示すコラム型ADC105bに入力させて、デジタル信号に変換させる。さらに、このデジタル信号を映像信号として

コラム型ADC105bの出力端子から出力する。

なお、各列の差信号生成回路 105 a がもつ固有の第2のオフセット電圧 ΔV n は、通常列毎に異なるため、出力信号には列間で偏差が生じる。このため、すべての列にわたってその影響が同じになるようにするか、或いはすべての列にわたって除去する必要がある。以下に、各列の差信号生成回路 105 a がもつ固有の第2のオフセット電圧 ΔV n をすべての列にわたって均す場合について説明する。

[0046]

即ち、各列の差信号をデジタル化する前にオプティカルブラック範囲(光の非照射範囲)内にある光電変換素子101の出力電圧(Vsob)を読む。更にその光電変換素子101を初期化したときの電圧値(Vn)を読み、その差(VsobーVn)を取ることによって、各列の差信号生成回路105aに固有の第2のオフセット電圧 ΔV n(=Vsob-Vn)を取得し、デジタル信号に変換しておく

[0047]

次いで、すべての列にわたるデジタル化した第2のオフセット電圧のうち、任意に一つの列を選択し、選択した列のデジタル化した第2のオフセット電圧ΔV n0を基準とする。

次に、選択した列以外の列毎に、デジタル化した第2のオフセット電圧ΔVnから基準のデジタル化した第2のオフセット電圧ΔVn0を差し引いて、その差を各列の第3のオフセット電圧δVnとする。

[0048]

次いで、選択した列以外の列毎に、デジタル化した差信号 V s から第3のオフセット電圧 δ V n を差し引く。これにより、各列の差信号生成回路 1 0 5 a がもつ固有の第2のオフセット電圧 Δ V n はすべての列にわたって基準のデジタル化した第2のオフセット電圧 Δ V n 0に均される。

上記のように、この発明の実施の形態によれば、電気信号Vtと第1のオフセット電圧Vnとの差信号Vsがその基準値よりも小さいときに、差信号Vsの大きさが基準値よりも大きくなるような利得で差信号を増幅している。

[0049]

従って、アナログ差信号Vsの振幅がデジタル符号化範囲の下限値よりも小さいときでも、アナログ差信号Vsを増幅してデジタル符号化範囲に適合させることができる。

これにより、アナログ差信号Vsのデジタル化に際して、ダイナミックレンジを確保し、かつSN比を向上させることができる。

[0050]

また、本発明の第2の実施の形態によれば、差信号生成回路105 a から生じる第2のオフセット電圧ΔVnをすべての列にわたって均しているので、より一層ダイナミックレンジの拡大を図り、かつSN比の向上を図ることができる。

以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記 実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱 しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。

[0051]

例えば、上記の実施の形態では、差信号生成回路として、図1のような回路を 用いているが、電気信号と、光電変換素子を初期化したときのオフセット電圧と を逐次入力することにより、電気信号及びオフセット電圧を電荷に変換して、電 気信号とオフセット電圧との差信号を生成し、かつ差信号の大きさが基準値より も小さいときに差信号の大きさが基準値よりも大きくなるような利得で差信号を 増幅して出力する機能を有し、かつ行と列に配列された画素の列毎に設けられた ものを用いることができる。

[0052]

また、差信号を比較する基準値として、デジタル符号化範囲の下限値を用いているが、これに限られない。

また、この発明が適用される光電変換装置に用いる光電変換素子として種々の変形例を適用可能である。この実施の形態では、特許(特許登録番号2935492号)に記載のMOS型光電変換素子を用いているが、他の構造のMOS型光電変換素子やCCD (Charge Coupled Device) 等を用いることができる。

[0053]

【発明の効果】

以上説明したように、本発明によれば、アナログ差信号の振幅が適度なデジタル符号化範囲(基準値)よりも小さいときでも、アナログ差信号を増幅してデジタル符号化範囲に適合させることができる。

これにより、アナログ差信号のデジタル化に際して、ダイナミックレンジを確保し、かつSN比を向上させることができる。

[0054]

また、差信号生成回路に固有の第2のオフセット電圧をすべての列にわたって 均しているので、より一層ダイナミックレンジの拡大を図り、かつSN比の向上 を図ることができる。

【図面の簡単な説明】

【図1】

この発明の第1の実施の形態に係る可変利得アンプを示す回路図である。

【図2】

この発明の第2の実施の形態に係る光電変換装置の全体の回路構成を示す回路 図である。

【図3】

図2の光電変換装置の全体の回路構成のうち信号処理回路 (コラム型ADC) の動作を示す図である。

【図4】

この発明の第3の実施の形態の光電変換装置を動作させる際のタイミングチャートである。

【図5】

この発明の第3の実施の形態に係る光電変換装置の差信号生成動作時のタイミングチャートである。

【図6】

従来例に係る光電変換装置の光信号を処理する回路の構成を示す図である。

【符号の説明】

20a、・・・20n 垂直出力線


- 31 演算增幅器
- 32 比較回路
- 33 制御回路
- 100 光センサアレイ
- 101 単位画素
- 105 信号出力回路
- 105a 可変利得アンプ(差信号生成回路)
- 105b コラム型ADC
- C1、C2、C3 容量素子
- C i 入力容量素子
- C f 帰還容量(可変容量素子)
- SW1 第1のスイッチ
- SW2 第2のスイッチ
- SW3 第3のスイッチ
- SW4 第4のスイッチ
- SW5 第5のスイッチ
- SW6 第6のスイッチ・
- SW7 第7のスイッチ
- V t 電気信号(第1の信号電圧)
- Vn 第1のオフセット電圧(第2の信号電圧)
- Δ V n 第2のオフセット電圧
- δ V n 第3のオフセット電圧
- Vout1、・・・Voutn デジタル化された映像信号

【書類名】


図面

【図1】


光センサアレイ100の光電変換素子101から




【図2】




【図3】







【図4】



【図5】



【図6】



【書類名】 要約書

【要約】

【課題】 光電気信号をデジタル化するに際し、ダイナミックレンジの向上を図りつつ、SN比の向上を図ることができる固体撮像装置を提供する。

【解決手段】 光信号を電気信号に変換し、出力する、行と列に配列された複数の光電変換素子と、電気信号と、光電変換素子に光照射しないときのオフセット電圧とを逐次入力することにより、電気信号及びオフセット電圧を電荷に変換して、電気信号とオフセット電圧との差信号を生成し、かつ該差信号の大きさが基準値よりも小さいときに差信号の大きさが基準値よりも大きくなるような利得で差信号を増幅して出力する、列毎に設けられた差信号生成回路105aと、差信号生成回路105aの出力側に繋がって差信号を記憶する記憶素子LMとを有してなる。

【選択図】 図2

出願人履歴情報

識別番号

[593102345]

1. 変更年月日 1999年 1月21日

[変更理由] 住所変更

住 所 神奈川県横浜市港北区新横浜3-17-6

氏 名 イノテック株式会社